BEST AVAILABLE COPY 376 524 712 US

Patent

Patent No

463295

Publication Date 2001/11/11

Application No

089119529

Filing Date

2000/9/21

Title

Manufacturing method of the insulating

structure of vertical isolation transistor and

deep-trench capacitor

IPC

H01L21/76

Author / Inventor

JANG, JR-HAU (TW); HE, TSZ-EN (TW); TSAI, SHING-CHUAN

(TW); LI, PEI-YING (TW);

Applicant_i

Name

Country Individual/Company

NAN YA TECHNOLOGY

TW Company

CORPORATION

Patent Abstract

A manufacturing method of the insulating structure of vertical isolation transistor and deep-trench capacitor is disclosed, wherein a deep trench is formed in the substrate, a deep-trench capacitor on its bottom is formed, and a pad oxide layer and silicon nitride layer are already formed on the substrate sequentially. This method at least comprises forming an insulating layer on the substrate and filling some portion of it into the deep trench by high density plasma chemical vapor deposition. Next, remove the insulating layer until the sidewall of the deep trench is exposed. This insulating layer becomes the first insulating layer located in the deep trench and the second insulating layer located in the silicon nitride layer. Then form the passivation layer on the first insulating layer, remove the silicon nitride layer by wet etching, so as to remove the second insulating layer together. Then implant ions into the substrate around the deep trench, and sequentially remove the pad oxide layer and the passivation layer. Then form a vertical transistor in the deep trench, and form a shallow trench isolation by the deep trench.



中華民國專利公報 [19] [12]

[11]公告編號: 463295

[44]中華民國 90年 (2001) 11月11日

發明

全 7 頁

[51] Int.Cl ⁰⁷: H01L21/76

[54]名 稱:隔離垂直電晶體與深溝渠電容器之絕緣結構的製造方法

[21]申請案號: 089119529

[22]申請日期:中華民國 89年 (2000) 09月21日

[72]發明人:

張志豪

台北縣泰山鄉工專路八十四之四十八號五樓

何慈恩 蔡幸川 宜蘭縣礁溪鄉德陽村奇立丹路七六巷三號

桃園市國鼎一街十九號十四樓之五

李培瑛

彰化縣彰化市彰安里民族路二五三巷十三之一號

[71]申請人:

南亞科技股份有限公司

桃園縣蘆竹鄉南崁路一段三三六號

[74]代理人: 蔡坤財 先生

Ţ

1351 -

[57]申請專利範圍:

1.一種隔離垂直電晶體與深溝渠電容器 之絕緣結構的製造方法,可應用於基 底上,該基底上依序已形成墊氧化層 與氮化矽層及深溝渠,該深溝渠底部 已形成深溝渠電容器,該方法至少包 括:

形成絕緣屬於該基底上與部分填入於 該深溝渠之底部與側壁上,其中位在 該深溝渠側壁上之該絕緣層的厚度小 於位在該深溝渠電容器與該基底上之 該絕緣層的厚度:

去除該絕緣層,直至該深溝渠之側壁 暴露出來為止,並使該絕緣層成為位 於該深溝渠中之第一絕緣層與位於該 氮化矽層上之第二絕緣層;

形成保護層於該第一絕緣層上;

以濕蝕刻法去除該氮化矽層,該第二 絕緣層亦一起被去除;

值入離子於該深溝渠周圍之該基底 中; 去除該墊氧化層;

去除該保護層;

形成閘氧化層於該基底**暴露**之表面 上;

- 形成閘極摻雜多晶矽層於該閘極氧化 層上;
 - 形成淺溝渠隔離於該基底中,該淺溝 渠隔離部分與該深溝渠重疊;以及 形成閘極於該深溝渠上。
- 10. 2.如申請專利範圍第1項所述之隔離垂直 電晶體與深溝渠電容器之絕緣結構的 製造方法,其中該絕緣層包括以高密 度電漿化學氣相沈積法所形成之氧化 矽層。
- 15. 3.如申請專利範圍第1項所述之隔離垂直 電晶體與深溝渠電容器之絕緣結構的 製造方法,其中該保護層包括以旋塗 法所形成之光阻層。
- 4.如申請專利範圍第1項所述之隔離垂直 20. 電晶體與深溝渠電容器之絕緣結構的

-3347 -

5.

10.

15.

製造方法,其中該第一絕緣層之厚度 約為300至900埃。

- 5.如申請專利範圍第1項所述之隔離垂直 電晶體與深溝渠電容器之絕緣結構的 製造方法,其中去除絕緣層的方法包 括濕触刻法。
- 6.如申請專利範圍第5項所述之隔離垂直 電晶體與深溝渠電容器之絕緣結構的 製造方法,其中當該絕緣層氧化矽層 時,該濕蝕刻法之蝕刻劑包括 HF 深 液。
- 7.一種垂直電容器的製造方法,包括: 提供基底,該基底上依序已形成墊氧 化層與氮化矽層,再於該基底中已形 成深溝渠,該深構渠底部已形成深溝 渠電容器;

形成絕緣層於該基底上並填滿該深溝

去除該絕緣層直至暴露出該深溝渠之 上端部分之側壁;

形成保護屬於該深溝渠中殘餘之該絕 綠層上;

去除該氮化矽層:

植入離子於該深溝渠周圍之該基底 中;

去除該墊氧化層;

去除該保護層;

形成閘氧化層於暴露出之該基底表面 ⊢ ;

形成導電層於該基底上與該深溝渠 中;

形成一淺溝渠隔離於該基底中,該淺 溝渠隔離部分與該深溝渠重疊; 以及 圖案化該導電層以形成一閘極於該深 溝渠上。

- 8.如申讀專利節圍第7項所述之垂直雷容 器的製造方法,其中該絕緣層之表面 高出該基底之表面約8000至10000 埃。
- 9.如申請專利範圍第7項所述之垂直電容

器的製造方法,其中該絕緣層包括以 高密度電漿化學氣相沈積法所形成之 氧化矽層。

- 10.如申請專利範圍第7項所述之垂直電 容器的製造方法,其中該絕緣層包括 以高密度電漿化學氣相沈積法所形成 之第一氧化矽層與以低壓化學氣相沈 積法所形成之第二氧化矽層, 其中位 於該深溝渠中之該第一氧化矽層的表 面和該氮化矽層的表面高度相近。
- 11.如申請專利範圍第7項所述之垂直電 容器的製造方法,其中該絕緣層包括 以高密度電漿化學氣相沈積法所形成 之第一氧化矽層與以次常壓化學氣相 沈積法所形成之第二氧化矽層,其中 位於該深溝渠中之該第一氧化矽層的 表面和該氮化矽層的表面高度相近。
- 12.如申請專利範圍第7項所述之垂直電 容器的製造方法,其中該絕緣層包括 20. 以高密度電漿化學氣相沈積法所形成 之氫化矽層與以旋塗法所形成之旋塗 式玻璃,其中位於該深溝渠中之該氧 化矽層的表面和該氮化矽層的表面高 度相近。
- 13.如申請專利範圍第7項所述之垂直電 25. 容器的製造方法,其中去除該絕緣層 的方法包括:

以化學機械研磨法去除高於該氮化矽 層之該絕緣層;以及

- 30. 以乾蝕刻法回蝕位於該深溝渠中之上 端部分之該絕緣層。
 - 14.如申請專利範圍第7項所述之垂直電 容器的製造方法,其中該深溝渠中殘 餘之該絕緣層的厚度約300至900埃。
- 35. 15.一種隔離垂直電晶體與深溝渠電容器 之絕緣結構的製造方法,可應用於基 底上, 該基底上依序已形成墊氧化層 與氮化矽層,該基底中已形成深溝 渠,該深溝渠底部已形成深溝渠電容 40. 器,該方法至少包括:

6

以高密度電漿化學氣相沈積法形成絕 緣層於該基底上並填入該深溝渠中, 其中該深溝渠中之該絕緣層的表面約 和該氮化矽層之表面等高;

形成犧牲層於該絕緣層上,該犧牲層 之表面高於該氮化矽層之表面約 8000 至 10000 埃:

以化學機械研磨法去除高於該氮化矽 層之該犧牲層與該絕緣層;

回蝕位於該深溝渠中之該絕緣層之上 端部分;以及

形成垂直電晶體於該深溝渠中。

- 16.如申請專利範圍第15項之隔離垂直電 晶體與深溝渠電容器之絕緣結構的製 造方法,其中該絕緣層包括以高密度 電漿化學氣相沈積法所形成之氧化矽 層。
- 17.如申請專利範圍第15項之隔離垂直電 晶體與深溝渠電容器之絕緣結構的製 造方法,其中該犧牲層包括低壓化學 氣相沈積法所形成之氧化矽層。


- 18.如申請專利範圍第15項之隔離垂直電 晶體與深溝渠電容器之絕緣結構的製 造方法,其中該犧牲層包括以次常壓 化學氣相沈積法所形成之氧化矽層。
- 5. 19.如申請專利範圍第15項之隔離垂直電 晶體與深溝渠電容器之絕緣結構的製 造方法,其中該犧牲層包括以旋塗法 所形成之旋塗式玻璃。

圖式簡單說明:


10. 第一圖 A -第一圖 G 係繪示依照本 發明一較佳實施例的一種隔離垂直電晶 體與深溝渠電容器之絕緣結構的製造流 程剖面圖:

第二圖 A -第二圖 C 係繪示依照本 15. 發明另一較佳實施例的一種隔離垂直電 晶體與深溝渠電容器之絕緣結構的製造 流程剖面圖:以及


第三圖 A -第三圖 C 係繪示依照本 發明再一較佳實施例的一種隔離垂直電 20. 晶體與深溝渠電容器之絕緣結構的製造 流程剖面圖。





第一圖 G




第一圖









第三圖

公告本

申請	日.期	89.9.7
案	競	89119529
類	別	HOIL>176

A4 C4

463295

(y	人上各欄由 4	
	發音	於明 專 利 説 明 書 「型
一、發明 一、新型	يد ما	隔離垂直電品體與深溝渠電
	中文	容器之絕緣結構的製造方法
79) 生	英文	
	姓名	一、張志豪 二、何慈恩
	姓名	三、蔡幸川
		四、李培瑛
	図 籍	一、中國民國
於明		二、中國民國
二、發明人		三、中國民國
	住、居所	四、中國民國
		一、台北縣泰山鄉工專路 84 之 48 號 5 樓 二、宜蘭縣礁溪鄉德陽村奇立丹路 76 巷 3 號
		三、桃園市國鼎一街19號14樓之5
		四、彰化縣彰化市彰安里民族路 253 巷 13-1 號
·	姓 名 (名稱)	南亞科技股份有限公司
,	國 籍	中華民國
三、申請人		
	住、居所 (事務所)	桃園縣蘆竹鄉南崁路一段 336 號
	代表人姓名	王永慶

缐

四、中文發明摘要(發明之名稱:

隔離垂直電晶體與深溝渠電容器)

之絕緣結構的製造方法

一種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造方法。在基底中形成一個深溝渠,並於其底部形成一個深溝渠電容器,而且基底上依序已形成墊氧化層與氮化的層。此方法至少包括以高密度電漿化學氣相沈積法形成絕緣層於基底上與部分填充於深溝渠中。然後去除絕緣層中。然後屬於寨溝渠之側壁,此絕緣層成爲位於深溝渠中。為屬於第一絕緣層上之第二絕緣層。接著形成保護層於第一絕緣層上之第三經緣屬於寨溝渠方。然後植入離子於深溝渠市,再依序去除墊氧化層與保護層。接著形成垂直電晶體於深溝渠中,再形成淺溝渠隔離於深溝渠旁。

英文發明摘要(發明之名稱:

發明領域

本發明是有關於一種之半導體記憶體的製造方法,且特別是有關於一種隔離垂直式電晶體與深溝渠電容器之絕緣結構的製造方法。

發明背景

隨著半導體電路的積集度提高,半導體元件的尺寸也必須隨著縮小。因此傳統之縮小元件尺寸的技術將會受到對於元件漏電流之嚴格要求限制。對於傳統的動態隨機存取記憶體(Dynamic Random Access Memory; DRAM)之單元記憶胞,雖然其電容器之設計已經朝三度空間來發展,但是其電晶體之設計仍侷限在二度空間上。因此使得DRAM的積集度受到相當程度的限制。

在 1999 年 IEEE 專業雜誌上,Gruening 等人發表了 sub-8F2 之 DRAM 記憶胞的結構。此 DRAM 記憶胞係由位於深溝渠之垂直電晶體與深溝渠電容器所構成,可以大幅提昇 DRAM 記憶胞之積集度(A Novel Trench DRAM Cell with a VERtIcal Access Transistor and BuriEd Strap (VERI BEST) for 4Gb/16Gb, p25, 1999 IEDM)。在 sub-8F2 之 DRAM 記憶胞中,位於深溝渠內水平方向的溝渠頂氧化層 (trench top oxide)是做爲深溝渠電容器與垂直電晶體間之絕緣結構用的。一般來說,要在溝渠內製造垂直向的絕緣

,請先閱讀背面之注意事項再填寫本頁)

五、發明說明()

層較容易,可以利用間隙壁(spacer)的製造方法來製作之。 但是溝渠內水平方向的絕緣層就比較難做了。

發明目的與槪述

因此本發明的主要目的就是在提供一種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造方法。絕緣結構之製造方法可以整合至後續之垂直電晶體的製程中,並有效隔離深溝渠電容器與垂直電晶體。

經濟部智慧財產局員工消費合作社印

本發明的另一目的是在提供一種垂直電容器的製造方法,包括有提供一基底,在基底上依序形成一墊氧化層與一氮化矽層,接著在此基底中形成深溝渠,然後在深溝渠底部形成深溝渠電容器。接下來,形成絕屬於基底上與深溝渠中,且絕緣層之表面高於基底之表面。然後去除絕緣層直至深溝渠中之內雙暴露出來爲止,內層與保護層於深溝渠問圍之該基底中。依序去除動氣化層與保護層於基底上與深溝渠中,然後形成淺溝渠隔離於基底中,並使其部分重疊於深溝渠之上,再圖案化導電層以形成閘極於深溝渠上端。

其中上述去除部分絕緣層之方法,例如可以先利用化學機械研磨法去除高於氮化矽層之絕緣層,再使用乾蝕刻法來回蝕深溝渠中之絕緣層的上端部分。爲了方便化學機械研磨法之進行,絕緣層之表面高度較佳爲比氮化矽層之表面高度高出大約8000至10000埃。

本發明之再一目的爲提出一種隔離垂直電晶體與深溝 渠電容器之絕緣結構的製造方法,可應用於一基底上。此 基底上依序已形成墊氧化層與氮化矽層。基底中已形成深

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明()

溝渠,且深溝渠底部已形成深溝渠電容器。該方法至少包括以高密度電漿化學氣相沈積法形成絕緣層於基底上與深溝渠中,其中深溝渠中之絕緣層的表面約和氮化矽層之表面等高。然後形成犧牲層於絕緣層上,此犧牲層之表面比氮化矽層之表面高出約 8000 至 10000 埃。以化學機械研磨法去除高於氮化矽層之犧牲層與絕緣層,再回蝕位於深溝渠中之絕緣層之上端部分,並形成垂直電晶體於深溝渠中。

由上述可知,應用本發明可製造出位於深溝渠中之水 平方向絕緣層,用以隔絕深溝渠電容器與垂直電晶體。發 展出此製程,將可大幅提昇半導體積體電路,尤其是 DRAM 之積集度。

圖式之簡單說明

經濟部智慧財產局員工消費合作社印製

爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下:

第 1A - 1G 圖係繪示依照本發明一較佳實施例的一種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造流程剖面圖:

第 2A - 2C 圖係繪示依照本發明另一較佳實施例的一

種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造流程 剖面圖;以及

第 3A - 3C 圖係繪示依照本發明再一較佳實施例的一種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造流程剖面圖。

圖式之標記說明

100、200、300:基底

105、205、305: 墊氧化層

120、220、320: 氮化矽層

125、225、325:深溝渠

130、230、330: 摻雜區

135、235、335: 薄介電層

140、240、340: 摻雜多晶矽層

145、245、345: 環氧化層

150、250、350: 摻雜多晶矽層

155、255、355: 摻雜多晶矽層

160、260、360: 絕緣層

160a、160b、260a、360a:絕緣層

165、265、365:保護層

170、270、370:摻雜區

175、175a: 閘氧化層

180、180a:摻雜區

請先閱讀背面之注意事項再填寫本頁)

五、發明說明()

181、181a、181b: 摻雜多晶矽層

182: 氮化矽層

184: 開口

186: 淺溝渠隔離

188:金屬矽化物層

190: 頂蓋層

192: 間隙壁

362: 犧牲層

實施例一

經濟部智慧財產局員工消費合作社印製

請參照第 1A - 1G 圖,其繪示依照本發明一較佳實施例的一種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造流程剖面圖。在實施例一中,不僅敘述了此絕緣結構的製造方法,也說明了如何整合此絕緣結構與後續垂直電晶體的製造方法。

請參考第 1A 圖,在基底 100 上依序形成墊氧化層 105、氮化矽層 120 與硼矽玻璃層(圖上未示出)。然後圖案 化硼矽玻璃層,以硼矽玻璃層做爲蝕刻罩幕來蝕刻氮化矽層 120、墊氧化層 105 與基底 100,在基底 100 中形成深溝渠 125。蝕刻完成後,除去硼矽玻璃層。

對深溝渠 125 之底部部分的基底 100 中進行離子摻

雜,以形成摻雜區 130 來做爲深溝渠電容器之下電極板。 在摻雜區 130 之表面上形成一薄介電層 135,做爲深溝渠 電容器之介電層,其材質例如可爲氮化矽/氧化矽複層或 其他適合的介電材料。接著在深溝渠 125 底部填入摻雜多 晶矽層 140 以做爲深溝渠電容器之上電極板。

然後,在深溝渠 125 上電極板上方之部分側壁上形成環氧化層(collar oxide) 145 以減少深溝渠 125 側壁之寄生漏電流(parasitic leakage)。接著在由環氧化層 145 所圍繞著的空間內填入摻雜多晶矽層 150,在於其上形成摻雜多晶矽層 155。摻雜多晶矽層 150 與 155 是用來做爲深溝渠電容器與垂直電晶體間之導電通路。

在基底 100 上形成絕緣層 160 以覆蓋氮化矽層 120、 接雜多晶矽層 155 與深溝渠 125 之側壁。絕緣層 160 的形成方法較佳爲高密度電漿化學氣相沈積法(high-density plasma chemical vapor deposition; HDPCVD),而其材質例如可爲氧化矽。在使用高密度電漿化學氣相沈積法來沈積絕緣層的過程中,因爲高密度電漿中之高能量離子不停地撞擊,使得深溝渠 125 側壁之絕緣層的厚度遠小於接雜多晶矽層 155 或氮化矽層 120 上之厚度。使用高密度電漿化學氣相沈積法來沈積絕緣層 160 之原因係由於其良好的階梯覆蓋性(step coverage)。

請先閱讀背面之注意事項再填寫本頁)

五、發明說明()

在第 1B 圖中,去除位於深溝渠 125 側壁的絕緣層 160 與位於摻雜多晶矽層 155 與氮化矽層 120 上之部分表層厚度的絕緣層 160,只留下摻雜多晶矽層 155 之上的絕緣層 160a 與氮化矽層 120 上之絕緣層 160b。去除部分絕緣層 160 的方法,例如可爲濕蝕刻法。若絕緣層 160 的材質爲氧化矽時,可使用 HF 溶液來進行蝕刻之。其中在摻雜多晶矽層 155 上之絕緣層 160a 將做爲深溝渠電容器與後續將會形成的垂直電晶體間之絕緣結構,而其厚度較佳爲 300 -900 埃。

接著在絕緣層 160a 之上形成保護層 165,其材質例如可爲光阻。若保護層 165 之材質爲光阻,其形成方法例如可爲先利用旋塗法(spin coating)光阻塗佈在基底 100 上,並塡滿深溝渠 125,再利用回蝕法將深溝渠 125 外之光阻去掉,只留下深溝渠 125 內之絕緣層 160a 上的部分光阻,即爲保護層 165。

在第 1C 圖中,去除氮化矽層 120,而在氮化矽層 120 上之絕緣層 160b 也一起跟著被剝離而去除了。去除氮化 矽層 120 的方法例如可使用濕蝕刻法,因爲熱磷酸對於氮 化矽之蝕刻選擇性很高,其蝕刻劑以熱磷酸爲較佳之選 擇。接下來,進行離子植入步驟,在深溝渠 125 周圍之基

濟部智慧財產局員工消費合作社印製

底 100 中形成摻雜區 170。

在第 1D 圖中,例如可以濕蝕刻法來去除墊氧化層 105,較佳之蝕刻劑爲 HF 溶液。然後去除保護層 165,若保護層 165 之材質爲光阻時,例如可以氧電漿將其灰化 (ashing),再以清潔溶液清洗。接著進行熱氧化步驟,在暴露出之基底 100 表面形成一層閘氧化層 175。在進行熱氧化步驟期間,因爲是處於高溫狀態下,因此摻雜區 170 之摻雜離子可以一起進行活化步驟,同時,摻雜多晶矽層 155 之摻雜離子也可以擴散至其周圍之基底 100 中,形成摻雜區 180。如此摻雜區 180 與 170 可分別做爲垂直電晶體之源極與汲極。

在第 1E 圖中,接著在深溝渠 125 中與基底 100 上形成摻雜多晶矽層 181,再於摻雜多晶矽層 181 上形成氮化矽層 182。然後在氮化矽層 182 中形成一個開口 184,暴露出摻雜多晶矽層 181 之表面。開口 184 有部分是和深溝渠 125 重疊的。一般來說開口 184 是圍繞著主動區的,通常在主動區上至少有一電晶體會形成於其上。

在第 1F 圖中,以氮化矽層 182 做爲蝕刻罩幕,蝕刻 暴露出之摻雜多晶矽層 181 與位於其下之各層形成一個溝 渠於基底 100 中。再填入絕緣材料於溝渠中,形成淺溝渠

隔離 186。殘留之摻雜多晶矽層 181 以 181a 表示。

在第 1G 圖中,去除氮化矽層 182,再於基底 100 上依序形成金屬矽化物層 188 與頂蓋層 190。然後圖案化頂蓋層 190、金屬矽化物層 188 與摻雜多晶矽層 181a,形成由摻雜多晶矽層 181b、金屬矽化物層 188 與頂蓋層 190 所組成之閘極結構,其中摻雜多晶矽層 181b 與金屬矽化物層 188 爲垂直電晶體之閘極。接下來,在閘極結構之側壁上形成間隙壁 192。

其中金屬矽化物層 188 的材質例如可為矽化鎢、矽化 鈦或其他合適之金屬矽化物。頂蓋層 190 之材質例如可為 氧化矽或氮化矽。而間隙壁 192 的材質例如可為氮化矽或 氧化矽。

在實施例一之第 1A 圖中,絕緣層 160 是使用高密度電漿化學氣相沈積法所沈積的。在沈積過程中,高密度電漿中之離子濺鍍造就了絕緣層 160 之特殊外形,使得深溝渠 125 側壁上之絕緣層 160 厚度較薄。因此將其去除所需之時間亦較短,所以可控制蝕刻時間長短,使深溝渠 125 側壁上之絕緣層 160 被蝕刻掉之後,深溝渠 125 內摻雜多晶矽層 155 上仍留有絕緣層 160a(請見第 1B 圖),形成深溝渠電容器與垂直電晶體間之絕緣結構。

實施例二

請參考第 2A - 2C 圖,其係繪示依照本發明另一較佳實施例的一種隔離垂直電晶體與深溝渠電容器之絕緣結構的製造流程剖面圖。在第 2A - 2C 圖中比第 1A - 1G 圖大100 之標號,其所代表之材料與製造方法是相同的。

在第 2A 圖中,自在基底 200 上形成墊氧化層 205 至在深溝渠 225 中形成摻雜多晶矽層 255 之製造流程和第 1A 圖是類似的,因此不再贅述。接下來在氮化矽層 220 與深溝渠 225 內形成絕緣層 260,其形成方法例如可爲高密度電漿化學氣相沈積法,而其材質例如可爲氧化矽。

在第 2B 圖中,去除在氮化矽層 220 表面上與在深溝渠 225 中上端部分的絕緣層 260,在深溝渠 225 中摻雜多晶矽層 255 上形成深溝渠電容器與垂直電晶體間之絕緣結構,亦即絕緣層 260a。絕緣層 260a 之厚度較佳約爲 300 -900 埃。

去除部分絕緣層 260 的方法,例如可使用化學機械研磨法先將氮化矽層 220 上之絕緣層 260 去除之,再利用回蝕去除位於深溝渠 225 內部分之絕緣層 260,留下特定厚

度之絕緣層 260a。因此在形成絕緣層 260 時,較佳爲使其高度比氮化矽層 220 之高度高出大約 8000 - 10000 埃,以利化學機械研磨法之進行。而在回蝕步驟中,較佳爲使用乾蝕刻法,例如可使用反應離子蝕刻法(Reactive Ion

Etching; RIE)來進行回蝕步驟。

)

在第 2C 圖中,在絕緣層 260a 上形成保護層 265,保護層 265 之材質例如可爲光阻。然後去除氮化矽層 220,再進行離子植入步驟於基底 200 中形成摻雜區 270。後續之步驟和在第 1D - 1G 圖所說明之流程類似,在此不再贅述。

在實施例二中,在第 2A 圖之氮化矽層 220 上之絕緣層 260 的厚度比第 1A 圖之氮化矽層 120 上之絕緣層 160 的厚度要厚,以利於後續使用化學機械研磨法來去除位於氮化矽層 220 上之絕緣層 260。如此可藉由絕緣層 260 的回蝕步驟,準確控制絕緣層 260a 的厚度,並視需要大幅調整絕緣層 260a 的厚度。

實施例三

經濟部智慧財產局員工消費合作社印製

請參照第 3A - 3C 圖,其係繪示依照本發明再一較佳 實施例的一種隔離垂直電晶體與深溝渠電容器之絕緣結構

濟部智慧財產局員工消費合作社

印製

請先閱讀背面之注意事項再填寫本頁)

五、發明說明()

的製造流程剖面圖。在第 3A - 3C 圖中之標號比第 1A - 1G 圖標號大 200 者,其所代表之意義是相同的。

在第 3A 圖中,自在基底 300 上形成墊氧化層至在深溝渠 325 中形成摻雜多晶矽層 355 之製造流程和第 1A 圖是類似的,因此不再贅述。接下來在氮化矽層 320 與深溝渠 325 中形成絕緣層 360,而且在深溝渠 325 中之絕緣層 360 表面和氮化矽層 320 表面的高度差不多。絕緣層 360 之形成方法例如可爲高密度電漿化學氣相沈積法,而其材質例如可爲氧化矽。

接下來,在絕緣層 360 上形成犧牲層 362,其材質例如可爲利用低壓化學氣相沈積法或次常壓化學氣相沈積法所形成之氧化矽或者是旋塗式玻璃。犧牲層 362 是用來增加自氮化矽層 320 上之絕緣層 360 與犧牲層 362 之總厚度,此總厚度較佳約爲 8000 - 10000 埃,以利後續化學機械研磨法之進行。

在第 3B 圖中,使用化學機械研磨法來去除高於氮化 矽層 320 之絕緣層 360 與犧牲層 362。接著進行回蝕步驟,去除位於深溝渠 325 內上端大部分之絕緣層 360,留下絕緣層 360a 於摻雜多晶矽層 355 上,做爲深溝渠電容器與垂直電晶體間之絕緣結構。

在第 3C 圖中,在絕緣層 360a 上形成一層保護層 365, 其材質例如可爲光阻材料。接著,去除氮化矽層 320。再 進行離子植入,在基底 300 中形成摻雜區 370,做爲後續 將形成之垂直電晶體的一個源極/汲極。後續之步驟和在 第 1D - 1G 圖所說明之流程類似,因此不再贅述。

在實施例三中,第 2A 圖中之絕緣層 260 的上層部分被犧牲層 362 取代。其因爲高密度電漿化學氣相沈積法之花費較貴,所以使用成本較低之低壓化學氣相沈積法或次常壓化學氣相沈積法來形成犧牲層,或者使用旋塗式玻璃來形成犧牲層。如此仍能維持氮化矽層 320 上之絕緣層 360 與犧牲層 362 之一定總厚度以方便化學機械研磨法之進行,但是又可以降低成本。

由上述本發明較佳實施例可知,應用本發明可以相當容易地在深溝渠內形成水平方向之絕緣層,對於提昇半導體元件的積集度有極大助益。

雖然本發明已以一較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者爲準。

申請專利範圍

1.一種隔離垂直電晶體與深溝渠電容器之絕緣結構的 製造方法,可應用於基底上,該基底上依序已形成墊氧化 層與氮化矽層及深溝渠,該深溝渠底部已形成深溝渠電容 器,該方法至少包括:

形成絕緣層於該基底上與部分填入於該深溝渠之底部 與側壁上,其中位在該深溝渠側壁上之該絕緣層的厚度小 於位在該深溝渠電容器與該基底上之該絕緣層的厚度;

去除該絕緣層,直至該深溝渠之側壁暴露出來爲止, 並使該絕緣層成爲位於該深溝渠中之第一絕緣層與位於該 氦化矽層上之第二絕緣層;

形成保護層於該第一絕緣層上;

以濕蝕刻法去除該氮化矽層,該第二絕緣層亦一起被 去除;

植入離子於該深溝渠周圍之該基底中;

去除該墊氧化層;

去除該保護層;

形成閘氧化層於該基底暴露之表面上;

形成閘極摻雜多晶矽層於該閘極氧化層上;

形成淺溝渠隔離於該基底中,該淺溝渠隔離部分與該 深溝渠重疊;以及

形成閘極於該深溝渠上。

- 2.如申請專利範圍第 1 項所述之隔離垂直電晶體與深 溝渠電容器之絕緣結構的製造方法,其中該絕緣層包括以 高密度電漿化學氣相沈積法所形成之氧化矽層。
- 3.如申請專利範圍第 1 項所述之隔離垂直電晶體與深 溝渠電容器之絕緣結構的製造方法,其中該保護層包括以 旋塗法所形成之光阻層。
- 4.如申請專利範圍第 1 項所述之隔離垂直電晶體與深 溝渠電容器之絕緣結構的製造方法,其中該第一絕緣層之 厚度約爲 300 至 900 埃。
- 5.如申請專利範圍第 1 項所述之隔離垂直電晶體與深 溝渠電容器之絕緣結構的製造方法,其中去除該絕緣層的 方法包括濕蝕刻法。
- 6.如申請專利範圍第 5 項所述之隔離垂直電晶體與深 溝渠電容器之絕緣結構的製造方法,其中當該絕緣層爲氧 化矽層時,該濕蝕刻法之蝕刻劑包括 HF 溶液。
 - 7.一種垂直電容器的製造方法,包括:

提供基底,該基底上依序已形成墊氧化層與氮化矽層,再於該基底中已形成深溝渠,該深溝渠底部已形成深

層。

14.如申請專利範圍第 7 項所述之垂直電容器的製造方法,其中該深溝渠中殘餘之該絕緣層的厚度約 300 至 900 埃。

15.一種隔離垂直電晶體與深溝渠電容器之絕緣結構的 製造方法,可應用於基底上,該基底上依序已形成墊氧化 層與氦化矽層,該基底中已形成深溝渠,該深溝渠底部已 形成深溝渠電容器,該方法至少包括:

以高密度電漿化學氣相沈積法形成絕緣層於該基底上 並塡入該深溝渠中,其中該深溝渠中之該絕緣層的表面約 和該氮化矽層之表面等高;


形成犧牲層於該絕緣層上,該犧牲層之表面高於該氮 化矽層之表面約 8000 至 10000 埃;

以化學機械研磨法去除高於該氮化矽層之該犧牲層與 該絕緣層;


回蝕位於該深溝渠中之該絕緣層之上端部分;以及 形成垂直電晶體於該深溝渠中。

16.如申請專利範圍第 15 項之隔離垂直電晶體與深溝 渠電容器之絕緣結構的製造方法,其中該絕緣層包括以高 密度電漿化學氣相沈積法所形成之氧化矽層。


- 17.如申請專利範圍第 15 項之隔離垂直電晶體與深溝 渠電容器之絕緣結構的製造方法,其中該犧牲層包括低壓 化學氣相沈積法所形成之氧化矽層。
- 18.如申請專利範圍第 15 項之隔離垂直電晶體與深溝 渠電容器之絕緣結構的製造方法,其中該犧牲層包括以次 常壓化學氣相沈積法所形成之氧化矽層。
- 19.如申請專利範圍第 15 項之隔離垂直電晶體與深溝 渠電容器之絕緣結構的製造方法,其中該犧牲層包括以旋 塗法所形成之旋塗式玻璃。




第1A圖




第 1 B 圖




第 1 C 圖




第 1 D 圖




第1E圖




第 1 F 圖




第 1 G 圖




第 2 B 圖





360a 第 3 B 圖



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
GRAY SCALE DOCUMENTS				
LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
Потить				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.